搜索【無源SI】Skew【轉發】
2017-06-30 by:CAE仿真在線 來源:互聯網
高速PCB走線,發現轉角的地方都有很多補償走線凸包;
很多PCB layout guideline里面,都強調要走45度角,而且走一段后,再反轉走線;
測試25G信號眼圖的時候,需要差分對的兩根同軸相位控制到10%以內,如果更高速率,要求更高。
Why? Why? Why?
因為這些都是在減小skew。
第一個減小走線長度不對等引起skew;
第二個減小PCB玻璃纖維的引起skew;
第三個減小RF cable的不對稱引起skew;
第一,Skew的定義
|
名稱 |
介紹 |
帶來什么問題 |
什么原因 |
圖例 |
|
Intra-pair skew |
差分對兩根線,N和P之間延時差;一般在ps量級; |
導致jitter,EMI,串擾等 |
長度不一樣;差分對介質不均勻等; |
圖1 |
|
Inter-pair skew |
差分對之間的延時差;一般在ns級; |
會影響接受信號的不同通道對齊處理,長延時對接收端的buffer要求高。 |
圖2 |
因為intra pair skew會引起信號質量問題,所以最長關注就是intra pair skew的影響。
圖1
圖2
第二,skew的測試
Inter pair skew就是測試不同差分對的delay,delay差就是skew了。
我們主要討論intra pair skew,常用的測試方法就是TDT模式,測試如圖3所示。理想當然是階躍信號,但是實際上傳輸到TDT的接收的時候,已經變得很緩慢,如圖4所示。
這個時候就涉及到一個參考電平取得問題。如圖5所示,不同參考電平的百分比下,測試出來的差異從10ps到75ps。但是在20%到60%之間比較穩定,差異在5ps左右。但是對于時域測試來說,采用這個位置的參考點已經是比較準確的位置了。
圖3
圖4
圖5
第三,Skew在頻域的標準
to be continued!
參考文獻:
Design Con 2017,mathematically de-mystifying skew impacts on 50G SerDes links, Hansel Dsilva ect
轉自微信公眾號:學習信號完整性
相關標簽搜索：【無源SI】Skew【轉發】 ansysem電磁培訓班 ansys SIwave培訓課程 ansys maxwell hfss培訓和分析 ansysem在線視頻教程 pcb 封裝分析仿真 Fluent、CFX流體分析 HFSS電磁分析 Ansys培訓 Abaqus培訓 Autoform培訓 有限元培訓
